MPSロゴ PC-9801-61(61SIMM)ピンアサイン トップページに戻る

PC-9801-61(通称61SIMM)、NEC独自規格の2MB SIMM(前期型) 写真はメルコの互換品
データバス幅は32bit、対応機種一覧はこちらを参照(外部サイト)

本格的なデビューはPC-9801RA21から。なんと98アーキテクチャの転換期である初代PC-9821Ap/As/Ae
PC-9801BX/BA、2代目MULTIまでH98も含め幅広い32bit対応機に使われた。ただし過去の54SIMMとの
互換性を取る関係で内部増設とはいえメモリアクセスに余計なウェイトを入れざるを得ず、14.6MBの壁を
越えたJEDEC SIMM搭載PC-9800と比べメモリアクセスは遅かった

54SIMMの空きピンに残り16bit分の信号線を割り当て接続互換性をとる、32bitバス機と16bitバスの
80286/386SX機で使用できる(接続バス幅が落ちるのでアクセス速度も落ちる)、54SIMM専用機では認識しない

サードパーティ互換品
・メルコ(BUFFALO):XMC2000
・アイ・オー・データ:PIO-SIMM61-2M
※アイ・オー・データは最初のころは独自路線で展開していたのでBUFFALOに比べると61互換SIMMの参入は遅め

同じ61(互換)SIMMだが、54SIMMの流れを汲んだ16チップ+2パリティチップの18チップ構成の前期型と
4チップ+2パリティチップの6チップ構成の後期型が存在する(後期型のほうがメジャー)

当然ながらJEDEC SIMMとはこれっぽっちも互換性がない。まず1ピンがVCCの時点で詰む
好奇心で挿さないこと、メモリモジュールかPC本体が煙吹くか燃えます!

PC-9801-61 SIMMピンアサイン(前期型)
SIMM仕様:256k word×4bit(1チップ128KiB)×16=2MiB+1bitパリティチップ×2
ピン 信号 備考   ピン 信号 備考
01 VCC   37 VCC
02 LWE#1 10,11,12,13チップ接続(WE)   38 Parity RAS# 5,14チップ接続
03 RAS#0 1,3,6,8,10,12,15,17チップ接続   39 OE#1 10,11,12,13,15,16,17,18チップ接続
04 CAS#0 1,3,6,8,10,12,15,17チップ接続   40 Parity CAS# 5,14チップ接続
05 A8 各チップパラレル接続   41 Parity A9 5,14チップ接続
06 A7 各チップパラレル接続   42 Parity DOUT0 IC5-DOUT
07 GND   43 Parity DOUT IC14-DOUT
08 A6 各チップパラレル接続   44 D31 15,16チップ接続(D0)
09 A5 各チップパラレル接続   45 D30 15,16チップ接続(D1)
10 A4 各チップパラレル接続   46 GND
11 GND   47 CAS#1 2,4,7,9,11,13,16,18チップ接続
12 D0 1,2チップ接続(D2)   48 RAS#1 2,4,7,9,11,13,16,18チップ接続
13 D1 1,2チップ接続(D0)   49 UWE#0 6,7,8,9チップ接続(WE)
14 D2 1,2チップ接続(D1)   50 D15 6,7チップ接続(D0)
15 D3 1,2チップ接続(D3)   51 D14 6,7チップ接続(D1)
16 D16 10,11チップ接続(D2)   52 D29 15,16チップ接続(D2)
17 D4 3,4チップ接続(D2)   53 D13 6,7チップ接続(D2)
18 GND   54 D12 6,7チップ接続(D3)
19 D5 3,4チップ接続(D0)   55 D28 15,16チップ接続(D3)
20 D17 10,11チップ接続(D0)   56 GND
21 D6 3,4チップ接続(D1)   57 D27 17,18チップ接続(D3)
22 D18 10,11チップ接続(D1)   58 D11 8,9チップ接続(D3)
23 D7 3,4チップ接続(D3)   59 D26 17,18チップ接続(D2)
24 D19 10,11チップ接続(D3)   60 D10 8,9チップ接続(D2)
25 GND   61 D25 17,18チップ接続(D1)
26 OE#0 1,2,3,4,6,7,8,9チップ接続   62 D24 17,18チップ接続(D0)
27 LWE#0 1,2,3,4チップ接続(WE)   63 GND
28 D20 12,13チップ接続(D2)   64 D9 8,9チップ接続(D1)
29 D21 12,13チップ接続(D0)   65 D8 8,9チップ接続(D0)
30 D22 12,13チップ接続(D1)   66 GND
31 GND   67 A3 各チップパラレル接続
32 D23 12,13チップ接続(D3)   68 A2 各チップパラレル接続
33 Parity DIN0 IC5-DIN   69 A1 各チップパラレル接続
34 Parity DIN1 IC14-DIN   70 A0 各チップパラレル接続
35 GND   71 UWE#1 15,16,17.18チップ接続(WE)
36 VCC   72 VCC
注意:データバスの順番は後継の61SIMM(4チップ版)からの
推測であり、必ずしもこの順番であるという保証はありません





PC-9801-61(通称61SIMM)、NEC独自規格の2MB SIMM(後期型) 写真はメルコの互換品

PC-9801-61 SIMMピンアサイン(後期型)
SIMM仕様:256k word×16bit(1チップ512KiB)×4=2MiB+1bitパリティチップ×2
ピン 信号 備考   ピン 信号 備考
01 VCC   37 VCC
02 LWE#1 3,6チップ接続(WE)   38 Parity RAS# 2,5チップ接続
03 RAS#0 1,3チップ接続   39 OE#1 3,6チップ接続
04 CAS#0 1,3チップ接続   40 Parity CAS# 2,5チップ接続
05 A8 各チップパラレル接続   41 Parity A9 2,5チップ接続
06 A7 各チップパラレル接続   42 Parity DOUT0 IC2-DOUT
07 GND   43 Parity DOUT1 IC5-DOUT
08 A6 各チップパラレル接続   44 D31 3,6チップ接続(D15)
09 A5 各チップパラレル接続   45 D30 3,6チップ接続(D14)
10 A4 各チップパラレル接続   46 GND
11 GND   47 CAS#1 4,6チップ接続
12 D0 1,4チップ接続(D0)   48 RAS#1 4,6チップ接続
13 D1 1,4チップ接続(D1)   49 UWE#0 1,4チップ接続(WE)
14 D2 1,4チップ接続(D2)   50 D15 1,4チップ接続(D15)
15 D3 1,4チップ接続(D3)   51 D14 1,4チップ接続(D14)
16 D16 3,6チップ接続(D0)   52 D29 3,6チップ接続(D13)
17 D4 1,4チップ接続(D4)   53 D13 1,4チップ接続(D13)
18 GND   54 D12 1,4チップ接続(D12)
19 D5 1,4チップ接続(D5)   55 D28 3,6チップ接続(D12)
20 D17 3,6チップ接続(D1)   56 GND
21 D6 1,4チップ接続(D6)   57 D27 3,6チップ接続(D11)
22 D18 3,6チップ接続(D2)   58 D11 1,4チップ接続(D11)
23 D7 1,4チップ接続(D7)   59 D26 3,6チップ接続(D10)
24 D19 3,6チップ接続(D3)   60 D10 1,4チップ接続(D10)
25 GND   61 D25 3,6チップ接続(D9)
26 OE#0 1,4チップ接続   62 D24 3,6チップ接続(D8)
27 LWE#0 1,4チップ接続(WE)   63 GND
28 D20 3,6チップ接続(D4)   64 D9 1,4チップ接続(D9)
29 D21 3,6チップ接続(D5)   65 D8 1,4チップ接続(D8)
30 D22 3,6チップ接続(D6)   66 GND
31 GND   67 A3 各チップパラレル接続
32 D23 3,6チップ接続(D7)   68 A2 各チップパラレル接続
33 Parity DIN0 IC2-DIN   69 A1 各チップパラレル接続
34 Parity DIN1 IC5-DIN   70 A0 各チップパラレル接続
35 GND   71 UWE#1 3,6チップ接続(WE)
36 VCC   72 VCC